1. gzyueqian
      13352868059
      首頁 > 新聞中心 > > 正文

      直接數字合成電路在雷達信號設計中的應用

      更新時間: 2006-03-27 14:37:48來源: 粵嵌教育瀏覽量:2245

            1   引   言

             隨著科學技術的發展,雷達對信號的要求越來越高。雷達信號必須具有頻率捷變、波形參數捷變和自適應跳頻的能力。傳統的模擬方法只能產生單一的雷達信號,而利用直接數字合成(DDS)是解決這一問題的途徑。專用DDS電路AD9854可以產生點頻、線性調頻、FSK、BPSK等各種信號形式,其幅度和相位一致性好,還有電路控制簡單、方便靈活、可靠性高等優點。

             2   AD9854 的結構特點

            
      AD9854是Analog Devices公司推出的專用DDS電路,主要特點如下:
          
            (1)工作速度高達300MHz,單電源3.3V供電,功耗1.2W(利用節能方式降低),窄帶雜散83dB,寬帶56dB,寬帶雜散隨著頻率的提高降至48dB。
          
            (2)包含兩個12位高速、高性能D/A轉換器和比較器,還有兩個48位可編程頻率寄存器、兩個14位可編程相位寄存器、12位幅度調制器和可編程的波形開關鍵以及時鐘可編程。

             3   基于AD9854 的原理框圖

             一般DDS輸出頻率范圍從直流到40%fC,相對帶寬很寬,但目前時鐘頻率fC較低,使DDS直接輸出頻率上限較低,實際工作頻帶較窄。為了擴展帶寬,提高DDS頻率上限,我們常采用倍頻、數字上變頻、混頻等方法。下面主要介紹用DDS加其他合成技術產生寬帶雷達信號的兩種方案。分別如圖1和圖2所示。

                                                     圖1   DDS+倍頻擴展頻帶方案的原理框圖

                                                         圖2   DDS+PLL 擴展頻帶方案的原理框圖

             方案1采用開環系統結構,使得該系統具有很快的頻率捷變速度,結構簡單,低雜散、低諧波性能容易實現。方案1的相位噪聲和雜散性能主要受DDS特性的影響,表現在相位截斷誤差、幅度量化誤差以及DAC非線性引起的誤差。 方案2除了受DDS特性的影響,還受LF、VCO的影響。方案2采用閉環系統結構,故頻率轉換時間較長,由于采用了鎖相倍頻環,具有很高的工作頻率、寬的頻帶及純的頻譜。 由于采用了專用DDS電路,故兩者都具有頻率穩定度高、可編程控制等優點。

             4   AD9854 的軟件編程

             AD9854有5種可編程的工作模式,可以在控制寄存器中設置,分別為:

             ( 1) Single- Tone ( Mode 000) ;
             ( 2) Unramped FSK ( Mode 001) ;
             ( 3) Ramp FSK ( Mode 010) ;
             ( 4) Chirp ( Mode 011) ;
             ( 5) BPSK ( Mode 100) 。 
             下面就(4)、(5)兩種工作模式的軟件編程作一詳細介紹。

             4.1   FMChirp 的基本編程步驟 
            將1個初始頻率f0寫進FTW1中(FrequencyTuneWord1,并行寄存器地址04H-09H),FTW1由FTW1=(期望輸出頻率×2) /系統時鐘確定,其中N為相位累加器分辨率。 Frequency Word,并行寄存器地址10H-15H)。 Rate Clock,并行寄存器地址1AH-1CH)。

             當編程完成后,觸發引腳20上的I/O更新脈沖。
      例程1:(DSP 采用Analog Devices公司的AD21065L)
      * ** * 長 脈沖 純 線 性調 頻 * ** * *
      chirp_100: M0=0x04 ;
      f0=16MHz R8=0x14 DM( M0,I0) =R8 M0=0x1E ;
      SYSTEM CLK=40M× 5=
      DM( M0,I0) =R8 
      M0=0x05 
      R8=0x80 
      DM( M0,I0) =R8 
      M0=0x1F ; 工 作 模 式 =011
      R8=0x86  
      DM( M0,I0) =R8  
      M0=0x1C  ; RAMP CLK=0.1μ s 
      R8=0x13;  
      DM( M0,I0) =R8  
      M0=0x11  ; Delta Frequency=8kHz 
      R8=0x01  
      DM( M0,I0) =R8  
      M0=0x12  
      R8=0xDC;  
      DM( M0,I0) =R8  
      M0=0x13  
      R8=0xE0  ;
      200MHzR8=0x45DM( M0,I0) =R8M0=0x1F ;
      acc2 置 1R8=0xc6DM( M0,I0) =R8BIT SET ASTAT ASTAT_FLG2;
      產 生 一個 UPDATE CLKNOP BIT CLR ASTAT ASTAT_FLG2
      Chirp_100_end BIT SET MODE1 IRPTEN RTI NOP NOP

             4.2   BPSK 的基本編程步驟

            
      將載頻f0寫進FrequencyTuningWord1。 Adjust Register 1和2中。 連接BPSK數據源到引腳29。 當編程完成后,觸發引腳20上的I/O更新脈沖。
      例程2:(DSP采用AnalogDevices公司的AD21065L)
      *****二相碼子程序*****

      bpsk_100: M0=0x04 ;F0=20MHz R8=0x19 DM( M0,I0) =R8 M0=0x05 R8=0x80 DM( M0,I0) =R8 M0=0x1E ;SYSTEM CLK=40M× 5=

      :200MHzR8=0x45DM( M0,I0) =R8M0=0x1F ;工 作 模 式 =100

      R8=0x08 DM( M0,I0) =R8 M0=0x1F ;acc2 置 1R8=0xc6 DM( M0,I0) =R8 M0=0x00 ;初 相 為 90°R8=0x10 DM( M0,I0) =R8 M0=0x02 ;初 相 為 270°R8=0x30 DM( M0,I0) =R8 BIT SET ASTAT ASTAT_FLG2

      ;產 生 一 個 UPDATE CLKNOP BIT CLR ASTAT ASTAT_FLG2

      bpsk_100_end: BIT SET MODE1 IRPTEN RTI

      NOP NOP

             5   結   論

             由于采用全數字結構,DDS具有極高的頻率分辨率(達Hz、mHz)、極短的頻率轉換時間(可達ns量級)、輸出頻率相對帶寬很寬、具有任意波形輸出能力和程控靈活等特點,是傳統的模擬信號產生技術無可比擬的。但DDS是1種新技術,目前輸出頻率還不高,它的全數字結構,又帶來了雜散電平和諧波電平高的缺陷。

      免費預約試聽課

      亚洲另类欧美综合久久图片区_亚洲中文字幕日产无码2020_欧美日本一区二区三区桃色视频_亚洲AⅤ天堂一区二区三区

      
      

      1. 亚洲аv电影在线观看 | 婷婷综合缴情亚洲狠狠无遮挡 | 一本大道香蕉大在线日韩 | 日本三级精品视频 | 亚洲A∨日韩AV高清在线观看 | 亚洲综合日韩精品欧美国产 |