聯華電子(UMC)與加拿大Sidense日前共同宣布，Sidense的嵌入式OTP(One-Time-Programmable)核心1T-fuse產品系列預計送交聯電IP Alliance Program，采用90納米及65納米工藝驗證，并提供給系統級芯片(SoC)設計公司使用。 
       聯電表示，該核心不需額外的光罩或其它工藝步驟，即可擴展至該公司CMOS工藝使用，以協助IC設計人員縮短產品上市時程并降低成本，此外還可供110納米或80納米工藝采用。 
       Sidense的高密度宏指令經參數化之后，可獲得不同的組成組件，并且可以用來作為光罩只讀存儲器的外部Flash、EEPROM以及可程序化邏輯門陣列的替代選項。