作者：葛立偉
作為芯片設(shè)計(jì)師，Kaushik Sheth和Egino Sarto一直在努力使硅片適合高性價(jià)比的封裝。現(xiàn)在，他們正試圖說服其它芯片設(shè)計(jì)師采用“有封裝意識(shí)的”IC設(shè)計(jì)流程。
由Sheth和Sarto合伙創(chuàng)建的Rio設(shè)計(jì)自動(dòng)化公司近發(fā)布了一款新軟件，可以幫助芯片設(shè)計(jì)師優(yōu)化I/O、凸塊(bump)和管腳的布局，“綜合”不同裸片上I/O引腳之間的互連。這款高度自動(dòng)化的軟件可以縮短數(shù)周的設(shè)計(jì)時(shí)間，并能有效減小裸片尺寸和封裝成本，Rio公司表示。
自動(dòng)化工具簡(jiǎn)化I/O封裝接口。
Rio公司引發(fā)的更大問題在于，芯片設(shè)計(jì)師是否應(yīng)該以及需要在多大程度上介入封裝問題。Rio公司的軟件不要求設(shè)計(jì)師成為封裝工程師，但它能在版圖設(shè)計(jì)之前、期間和之后提供"what-if"的封裝分析功能。“芯片設(shè)計(jì)和封裝設(shè)計(jì)一直是兩大獨(dú)立的陣營(yíng)。”Rio公司首席執(zhí)行官Sheth說，“需要將它們?nèi)诤系揭粋€(gè)引擎中，以便進(jìn)行正確的優(yōu)化，并真正解決問題。”
Rio公司的這一遠(yuǎn)見得到了業(yè)界的強(qiáng)烈支持。競(jìng)爭(zhēng)的EDA公司Cadence和Magma以及兩家的EDA投資機(jī)構(gòu)Atiq Raza和Andy Bechtolsheim都對(duì)Rio公司進(jìn)行了投資。
在與Rio公司有OEM合作關(guān)系的Magma公司，一位客戶通過在Magma流程中使用Rio軟件將裸片尺寸減少了20%，Magma公司設(shè)計(jì)實(shí)現(xiàn)業(yè)務(wù)部總監(jiān)Sameer Patel指出。
“隨著芯片上I/O數(shù)量的不斷增加，設(shè)計(jì)師需要某種方案來幫助他們?cè)u(píng)估適合他們?cè)O(shè)計(jì)的封裝形式以及的I/O位置，從而實(shí)現(xiàn)小的裸片尺寸和較低的封裝成本。”Patel說。雖然實(shí)際運(yùn)行綜合或版圖的工程師也許不關(guān)心封裝，但設(shè)計(jì)團(tuán)隊(duì)中總有人要關(guān)心封裝，并需要what-if分析工具。
“芯片設(shè)計(jì)師不必成為封裝設(shè)計(jì)師，但設(shè)計(jì)本身必須考慮封裝因素。”無晶圓廠半導(dǎo)體公司InSilica副主席、Rio公司顧問Anant Agrawal表示。90nm以下芯片的高速串行I/O越來越多，因此很容易產(chǎn)生高端CPU芯片多年來一直面對(duì)的各種封裝問題。
不過，Gartner Dataquest公司首席分析師Daya Nadamuni表示，現(xiàn)在還不清楚究竟有多少設(shè)計(jì)師需要Rio的解決方案，以及他們是否能夠從代工廠獲得他們需要的模型。工作頻率達(dá)到500MHz以上的芯片、堆疊裸片或倒裝芯片的設(shè)計(jì)尤其需要具有封裝意識(shí)，她說。
人們認(rèn)識(shí)到IC/封裝“協(xié)同設(shè)計(jì)”的需求已經(jīng)有一段時(shí)間了。其中一個(gè)原因就是高引腳數(shù)量IC的出現(xiàn)。當(dāng)芯片引腳達(dá)到1000個(gè)以上時(shí)，很難用手工方法將它們正確放置在能夠小化裸片尺寸和封裝成本的位置。
更糟的是，信號(hào)完整性問題和功耗問題很容易漫延到整個(gè)芯片、封裝和電路板，有時(shí)甚至?xí)?dǎo)致系統(tǒng)故障。好的解決方案要求從整個(gè)系統(tǒng)的角度考慮問題。例如，在封裝引腳階段優(yōu)化驅(qū)動(dòng)器輸出比在硅片焊盤上優(yōu)化好。
雖然組裝公司Amkor的應(yīng)用工程副總裁Nozad Karim與Rio沒有什么來往，但也一直在提倡有封裝意識(shí)的IC設(shè)計(jì)。“芯片電壓在上升，電流密度在下降，因此需要進(jìn)一步優(yōu)化電源柵格結(jié)構(gòu)，使設(shè)計(jì)裸片的工程師在獲得正確阻抗的同時(shí)能夠獲得足夠的電流。”他說，“如果不這樣，電壓將會(huì)發(fā)生波動(dòng)。”
如果芯片設(shè)計(jì)師沒能做到正確的I/O分布，那么很難在封裝級(jí)解決上述問題，Karim表示。這將意味著噪聲增加的風(fēng)險(xiǎn)非常大。設(shè)計(jì)師不需要對(duì)I/O信號(hào)進(jìn)行布線，Karim說道，“只需要將它們以合適的I/O地和電分組，確保它們?cè)陂_關(guān)時(shí)有正確的返回路徑，并盡量減少開關(guān)噪聲。”
芯片設(shè)計(jì)師需要研究封裝概念，并作出適當(dāng)權(quán)衡，Cadence公司產(chǎn)品行銷部總監(jiān)Keith Felton表示。“看上去是好的模塊底層規(guī)劃和可接受的I/O焊盤環(huán)可能會(huì)徹底影響封裝設(shè)計(jì)師的成功，”他說，“能夠在芯片底層規(guī)劃期間快速評(píng)估封裝可布線能力是非常有必要的。”
如今有大量工具能夠滿足IC封裝設(shè)計(jì)要求。近包括Cadence在內(nèi)已有好幾家供應(yīng)商推出可實(shí)現(xiàn)IC/封裝“協(xié)同設(shè)計(jì)”的工具套件。不過，目前為止這些工具似乎仍局限于協(xié)同仿真。Rio軟件的不同之處在于它著重于設(shè)計(jì)過程中的底層規(guī)劃、I/O布局以及I/O與凸塊的連接。因此，Rio宣稱它的工具是對(duì)現(xiàn)有全部EDA解決方案的完美補(bǔ)充。
另外，一種新的思考方式隱含在具有封裝意識(shí)的設(shè)計(jì)中。例如對(duì)于芯片設(shè)計(jì)師來說，“互連”是將芯片上兩個(gè)單元連接起來的一種方式。但Sheth認(rèn)為，信號(hào)終是從觸發(fā)器到焊盤，再到I/O緩沖器和凸塊，然后進(jìn)入封裝并走到印刷電路板上。“這就是全部的互連問題，我們需要逐個(gè)加以解決。”他表示。
Sheth作為芯片設(shè)計(jì)師已經(jīng)有二十多年了。他曾在數(shù)字設(shè)備公司、Vitesse、Silicon Graphics、C-Cube和Tensilica等公司任過工程師職務(wù)。“在SGI和Tensilica公司，我們做了非常大規(guī)模的芯片設(shè)計(jì)。”他說，“工程師們都面臨如何將所有I/O、焊盤和凸塊集成在一起的問題。”Rio公司合伙創(chuàng)始人兼CTO的Sarto則在新創(chuàng)企業(yè)Sanera Systems公司遇到了自身的問題。他有三個(gè)大規(guī)模芯片設(shè)計(jì)，在將I/O環(huán)和焊盤環(huán)一起集成到高性價(jià)比封裝中時(shí)遇到了困難。他試著尋求EDA解決方案，但沒有結(jié)果。
Sheth和Sarto在2003年創(chuàng)建了Rio公司，計(jì)劃在今年1月份推出產(chǎn)品。該產(chǎn)品將解決包括線邦定、倒裝芯片和堆疊裸片在內(nèi)的各種封裝問題。它的三個(gè)早期客戶都是無晶圓廠設(shè)計(jì)公司，他們?cè)讷@得封裝模型方面不存在任何問題，Sheth透露道。
雖然Rio公司沒有詳細(xì)說明即將推出的工具，但據(jù)Sheth透露，該工具會(huì)提供一個(gè)快速的信號(hào)完整性分析引擎，可以幫助設(shè)計(jì)師實(shí)施早期評(píng)估。它可以根據(jù)物理和電氣約束條件提供凸塊和球點(diǎn)的分配，方便設(shè)計(jì)師為信號(hào)建立噪聲余量。該工具還將提供電源平面規(guī)劃和頻率分析功能。
除了分配I/O外，該工具還可以幫助設(shè)計(jì)師為再分布層布線，I/O是在此層連接到凸塊的。另外，該工具還可以利用出路布線(escape routing)決定凸塊如何“轉(zhuǎn)出(escape)”到封裝層上。但它不會(huì)做完整的封裝設(shè)計(jì)，那是封裝工程師利用象Cadence的APD(Advanced Package Designer)這樣的工具所做的事情。
Sheth指出，這種技術(shù)可以在IC設(shè)計(jì)周期中的三個(gè)時(shí)間段上使用：在RTL編碼期間獲得對(duì)I/O布局的早期估計(jì)；在布局和布線期間；在布局和布線后進(jìn)行終的I/O規(guī)劃。
但芯片設(shè)計(jì)師愿意負(fù)擔(dān)額外的責(zé)任嗎？
“真正感受到痛苦的人將張開雙臂擁抱我們。”Sheth說，“而那些擁有自己腳本和文件的人可能會(huì)有些抵觸，他們需要等到工具得到充分驗(yàn)證后才會(huì)接受我們的觀點(diǎn)。”