用于音頻和視頻的解壓縮算法是DSP運算密集型的算法，面向照相機功能的壓縮和圖像進一步改進功能的算法也是如此。與此同時，高清晰度視頻用機頂盒所需的計算功率帶來供電和散熱問題，甚至使得這個傳統的插在墻上電源插座的應用也變得對功率敏感起來了。
從理論上看，這個問題挺簡單。數字電路的功耗來自兩個基本的方面：一個是來自邏輯轉換的動態功耗，另一個是CMOS晶體管中各種泄漏機制產生的靜態功耗。如果你停留在一種保守的工藝上，那么就幾乎可以忽略后者而只關注動態功耗。
動態功耗依次消耗在可確認的區域上。一般而言，功耗的操作是那些快速信號跨越芯片邊界的操作。在數字系統中，存儲器訪問和I/O活動常常占核心功耗的一大半。在邏輯芯片內部，功率主要耗散在時鐘樹、邏輯轉換和功率柵格IR壓降上(大概呈遞減順序)。
但是如果從理論轉向實際系統，功率實際上如何消耗以及如何對它進行控制，則在很大程度上取決于算法、軟件實現和基本架構決策。
圖：一個浮點單元(FPU)中精細的時鐘門控。只有對實際使用中的流水線階段才供給時鐘信號。
芯片設計團隊在控制功耗時要解決的關鍵問題之一就是信號處理架構。眾所周知，一個固定功能硬件的效率總是比一個可編程硬件的要高。“專用硬件，如果做的合適，應該比任何可編程方法更高效，”飛利浦TriMedia公司首席處理器設計師Jan-Willem van de Waerdt聲稱。當然，問題難就難在你并不總是能等到算法完全確定并可用硬件實現后才去設計一個芯片。
這就留下了其它多種選擇。常識告訴我們糟糕的一種選擇就是傳統的標量或超標量DSP。這些架構大約是一個時鐘周期執行一條指令，因此它們的性能取決于高時鐘頻率。這意味著高工作電壓下的高頻率。此外，超標量架構擁有大量用于工作狀態下分配處理器資源的快速控制邏輯，它們也占用了一部分功耗。
但是根據ADI公司Blackfin DSP設計師的說法，此觀點導致了一個錯誤的結論。他們爭辯說，研制出一種對于視頻譯碼器來說足夠快、同時功耗也較低的常規模樣的DSP架構是有可能的，但它需要應用開發者和架構設計師從一開始就相互協作。
“以往的許多微架構在控制功耗的同時不犧牲性能，”ADI混合信號設計經理Jim Wilson說，“Blackfin DSP項目的頭一年幾乎都花在討論算法上，目的是搞清楚時間到底花在什么地方了。這些信息使得我們設計出的新指令既可以加速這些算法的執行，又能充分降低執行這些算法所需的功耗。”
這個概念的另一個基本示例來自于正在使常規RISC CPU適應DSP算法的設計師。同樣地，在這里創建特殊指令是關鍵所在。
“并行運算在節能方面起著一個主導作用，”Tensilica的技術推廣Steve Leibson認為，“如果你的數據有很強的并行性，那么答案可以如同單指令多數據(SIMD)指令那樣簡單。這個概念很容易理解：如果你可以在一個時鐘周期內同時完成多個操作，那么就可以減小時鐘頻率。這使得各種好事紛至沓來，如更低的工作電壓、設計布局中更小的晶體管及更少的緩存器。”
但是如何才能達到這種并行性？該答案也可能是一個取決具體應用的選擇。如果數據中有豐富的并行性，SIMD指令甚或高度并行的處理單元陣列就能夠對時鐘頻率和電壓產生一個戲劇性的影響。如果這種并行性主要體現在指令級，那么仔細選擇指令和一個始于類似VLIW的架構將是正確的做法。
即使一個超長指令字(VLIW)架構也不一定是高耗能的，首先，它可以能有效降低所需的時鐘頻率，其次，采取周密的措施以避免架構內部不必要的功耗。
這些技術可以在TI公司的VLIW DSP產品中得到說明。“它橫跨整個范圍，”TI的技術專家Nat Seshan解釋說，“我們混合采用了一組具有不同門限電壓的晶體管來限制漏電流，并積極地部署多個時鐘和電壓域。而且我們既在架構級也在RT級上實現時鐘門控。非常重要的一點就是關斷VLIW處理器中當前不工作部分的時鐘信號。”
還有一種VLIM機器的概念，因為它們有寬的指令字，在取指令時會消耗過量的電能。但是由TI和飛利浦TriMedia公司設計的內核采用了指令壓縮技術，以至于無效操作不占據代碼空間。
所有這種門控需要周密的控制電路。例如，在TriMedia的內核中，指令譯碼器把一個模式的時鐘門控信號與指令和數據一起分發。這個模式確保在隨后的時鐘周期中，只有對實際使用中的流水線階段才供給時鐘信號。
目前，架構選擇、積極的采用時鐘和邏輯門控以及低功耗工藝正在控制著DSP硬件的功耗水平。未來，更動態的電壓縮放和電壓門控將會加入DSP功耗控制技術的隊伍中。
但是在任何公司的發展藍圖上都還未出現靈丹妙藥。打造低功耗DSP仍將是一項艱巨的工程。