Synopsys推出新一代物理實現工具Galaxy IC Compiler，它將物理綜合、時鐘樹合成、布線、成品率化與驗收（sign-off）相關性等功能整合在一起。該工具將代替Synopsys的物理綜合工具Physical Compiler和Astro布線器。作為Synopsys Galaxy 設計平臺的核心，與該平臺中的RTL綜合工具Design Compiler一起，構成從RTL到GDSII流程的全面解決方案。
新思科技董事長兼首席執行官Aart de Geus指出：“各種單點工具不能以相同的方式交換設計中的數據，因而即使是的單點工具，如果是無關聯的，也將會產生壞的結果。而IC Compiler在時序、信號完整性、功耗、成品率技術等方面具有很好的關聯性。IC Compiler的創新技術，有別于傳統架構，新一代技術能一次解決多種設計問題。”
隨著芯片設計的復雜度日益加劇，先進的芯片制造工藝與設計的變化，在正確的時序驗證與物理實現之間需要更緊密的連結。而且，成品率也不再被視為后續流程而必須被納入設計流程中。而在以前的設計工具中，布局、時鐘樹合成與布線都是獨立而不相關的步驟。這些挑戰全都需要新的物理設計工具加以解決。IC Compiler獨特的架構能夠消除彼此的間隔而統一物理設計，利用Synopsys在綜合、時序、布局、布線、光刻及驗收上的核心技術，再配合物理設計的創新作法，對物理設計提供從網表、到待試產、直至GDSII產出的整套流程的完整的支持。IC設計工程師可以在邏輯綜合以后使用IC Compiler，可以在單一步驟中同時實現布局、時鐘樹合成和布線。該工具同時增加了DFY（design-for-yield）功能，支持像ARM等公司提供的IP庫。通過Synopsys的Milkyway數據庫，IC Compiler可以和PrimeTime靜態時序分析、Star-RC提取，以及其它工具進行通信。


IC Compiler采用了三種突破性的新技術：
● 新的XPS（Extended Physical Synthesis）技術大幅延伸時序、區域、信號完整性與耗電量在結果品質(QoR)上的優點。
● 驗證導向設計收斂為艱難的設計提供快速結果需時(TTR)。
● 整合成品率增強技術做到結果成本(CoR)。
Synopsys公司產品行銷經理Ashwini Mulgaonkar介紹：“IC Compiler適合130nm以下的設計范圍。我們希望用戶能逐漸轉向使用IC Compiler，以取得性能、成本及time-to-market等方面的競爭優勢。但我們也將繼續支持物理綜合工具Physical Compiler和Astro布線器。”
IC Compiler商業產品于2005年6月正式向用戶提供。
網址：www.synopsys.com